• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1981001892A1
    申请号:PCT/JP1980/000333
    申请日:1980-12-27
    公开日:1981-07-09
    发明作者:Keiichiro Uchida；Tetsuro Okamoto
    申请人:Fujitsu Ltd；Keiichiro Uchida；Tetsuro Okamoto；
    IPC主号:G06F9-00
    专利说明:
    [0001] 明 細 書
    [0002] 発明の名称
    [0003] 情報処理シ ス テ ム
    [0004] 技術分野
    [0005] 本発明は情報処理シ ス テ ム 、 特に科学技術計算用
    [0006] の情報処理の如 く 大量のデータ を高速で処理する シ
    [0007] ス テ ム 、 いわばス ー ハ。 一 · コ ン ヒ。 ュ 一タ に属する情
    [0008] 報処理シ ス テ ム に関する。
    [0009] 背景技術
    [0010] 科学技術計算用の情報処理の如 く 大量のデー タ を
    [0011] 高速で処理する シ ス テ ム を実現する場合、 一般的な
    [0012] 汎用演算器 （ 汎用コ ン ビ ユ ー タ ） を寄せ集めただけ
    [0013] では該シ ス テ ム の実現は殆ど不可能である。 そこで
    [0014] 近年、 ベ ク ト ル命令な る も のが提案され、 その よ う
    [0015] なシ ス テ ム を経済的且つ高効率で実現でき る よ う に
    [0016] った。 こ こにべク ト ル侖令 とは、 大量のデータ を
    [0017] 1 つの命令で処理する こ との で き る命令を意味 し、
    [0018] ぺク ト ル命令を実 する べク ト ル演算器はいわゆる
    [0019] ハ°ィ プ ラ イ ン 処 Sと い う考え方を基礎と している こ
    [0020] とが多い。 こ のハ°ィ プ ラ イ ン処理は既に周知であ j .
    [0021] - 連のデー タ群を、 直列接続された複数の演算ス テ
    [0022] ー ジの中に次か ら次へと違続 して送出 し、 連続的に
    [0023] 処理結果を得る も のである。 上述のぺク ト ル演算器
    [0024] は、 又、 ス カ ラ演算器に対比 して観念される も ので
    [0025] ΟΜΡΙ
    [0026] ゝ WIPO― .
    [0027] 7 ノ ある。 ス カ ラ演算器と は 1 つのデ ー タ を 1 つの命令 で処理する演算器の こ と である 。
    [0028] 本発明において言及する情報処理シ ス テ ム は、 大 量のデ ー タ を高速処理する も のであるか ら、 該情報 処理シ ス テ ム の中心を ¾すデー タ処理部は例えば、 前述 したス カ ラ演算器と べク ト ル演算器の.双方を含 み、 これらス カ ラ演算器およ びベ ク ト ル演算器は、 共有の命令制御器の管理の も とに動作せしめ られる。 該命令制御器は前記情報処理シ ス テ ム に付帯する主 メ モ リ とデー タ 交換を行な う.。 なお、 べク ト ル演算 器は大量のデータ 'を扱 う ため、 前記命令制御器は前 記主メ モ リ と直接データ 交換を行なわず、 いわゆる ぺク ト ル * レ ジ ス タ を介 して行な う のが普通である。 こ の べ ク ト ル · レ ジ ス タ は一種のキ ヤ ッ シ ュ · メ モ リ と考え られるが、 キ ヤ ッ シ ュ · メ モ リ と異なるの は、 保持する デー タ量がべ ク ト ル ， レ ス タ の方が 非常に大であ る こ と、 ベ ク ト ル · レ ジス タ は；° ロ グ ラ ム が認識可能である こ と、 である。
    [0029] と こ ろで、 上記情報処理シ ス テ ム の中では植々 の 計算目的に応 じてプ ロ グ ラ ム が組まれるわけである が、 上記の iiではその中にはス カ ラ演算器を指向 し たプ ロ グ ラ ム ス テ ッ プと べク ト ル演算器を指向 した プ ロ グ ラ ム ス テ ッ プが混然 と存在する。 そ して これ ら ス カ ラ演算用 の プ ロ グ ラ ム ス テ ッ プ と べク ト ル演 算用のプロ グ ラ ム ス テ ツ プと力； 1 つ 1 つ順番に実行 されて行 く 。 これ らプ ロ グ ラ ム の実行時間は一般の 汎用演算器に比 して相当短縮されている。 なぜな ら べク ト ル演算器が利用されているか らである。 と こ ろ が こ の ベ ク ト ル演算器と ス カ ラ演算器の双方が 該情報処理シ ス テ ム 内に独立に存在する.こ と に着目 すればそのプロ グ ラ ム実行時間は も つ と短縮される 答である。 すなわち、 一違のプ ロ グ ラ ム の う ちス カ ラ演算用のプ ロ グ ラ ム ス テ ッ プを抽出 し、 又、 べク ト ル演算用のプ 口 グ ラ ム ス テ ッ プを抽出 レて、 それ ぞれス カ ラ演算器 と べク ト ル演算器が同時に対応す る プ ロ グ ラ ム を処理すれば よ い。 つま ])並列処理を 行なわせるのであ る。 カゝ く して前記のプロ グ ラ ム の 実行時間はさ らに短縮される こ と になる。
    [0030] と こ ろが前記並列処理には問題があ る。 こ の並列 処理ではス カ ラ演算用 の プ ロ グ ラ ム ス テ ツ プ と ぺク ト ル演算用のプ ロ グ ラ ム ステ ツ プが分離して実行さ れるが、 これ らプ ロ グ ラ ム ス テ ッ プの間には命令ォ ペ ラ ン ドに関する コ ン フ リ ク 卜 が生じている可能性 がある。 この命令オ ペ ラ ン ド の コ ン フ リ ク ト を無視 したのでは所期の結果が得られな く な る と い う 問題 である。 そこでこの問題を解決するために、 本出願 入は次の手法を試みた。 先ず、 コ ン ト ロ ール · レジス タ を該情報シ ス テ ム 内に導入する 。 こ の コ ン ル · レ ジ ス タ は並列処理を実行 して も 良いか又はこ れを禁止すべき かの情報を保持する 。 そ して前記べ ク ト ル演算用のプ ロ グ ラ ム ス テ ッ プを指示する一連 のべク ト ル演算命令群の終 ] にォペ レ 一 シ ョ ン · ェ ン ド情報-を付加 してお く 。 こ の オ ペ レ ー シ ョ ン ， ェ ン ド情報が発生した と き に、 前記コ ン ト ロ ー ル · レ 'クス タ の情報をチ - ッ ク し、 も し該情報が、 並列処 理を続行 して も 良い とい う 内容を示 していれば引続 き 次のベ ク ト ル演算命令の実行に移る。 も し該情報 が、 並列処理を禁止 しなければな ら いと い 内容 を示 していれば、 引続 く 次のぺク ト ル演算侖令の実 行を、 許可がある ま で、 停止する と い う も のである 然 し上記の本出願人の試みは好ま しい結果を も た らさ なかった。 こ の理由は、 前記コ ン ト ロ ー ル . レ ジ ス タへの情報の入力な らびに該情報の書換えのた め処理がかな ] 煩雑 と ]3 、 情報処理シ ス テ ム 全体 の処理速度を遅 く する こ とに な つ て しま ったか らで ある
    [0031] 発明の開示
    [0032] 本発明の 目 的は前記コ ン ト ロ ー ル · レ ジ ス タ の情 報に直接左右される こ と な く 、 従 って情報処理シ ス テ ム 全体の処理速度を遅 く する こ と る しに、 ス カ ラ 漬算侖令と べク ト ル演算侖令 と の才ペ ラ ン ドの コ ン フ リ ク ト を考慮 した並列処理を実現させる こ と ので
    [0033] Ο. ρι 小 き る情報処理シ ス テ ム を提供する こ とである。 さ ら に、 ス カ ラ演算命令、 べク ト ル演算命令に限 らず、 一連のプ ロ グ ラ ム ス テ ッ プに よ 表わされる命令を, 複数の演算器がその実行順序に よ らず、 独立に動作 している時、 命令オ ペ ラ ン ド の コ ン フ リ ク ト の有無 を：° ロ グラ ム で指定で き る よ う に し、 高.速に命令ォ ペ ラ ン ドの コ ン フ リ ク ト を保証 した並列処理を実現 させる こ とのでき る情報処理シ ス テ ム を提供する こ とであ る。
    [0034] 本発明に よれば、 新たに採用された特別の命令を. —連のスカ ラ演算命令群 よ びべク ト ル演算命令群 の中に予め挿入 し、 該特別の命令又は該特別の命令 群に よ つて上記命令群に基づ く プ 口 ダラ ム群の実行 順序を直列化又は並列化する よ う に している。
    [0035] 図面の簡単 ¾説明 - 第 1 図は本発明が適用される情報処理シ ス テ ム の —般的な構成を示すプ ロ ッ ク 図 ；
    [0036] 第 2 図は第 1 図に示したべク ト ル演算器 1 4 の一 構成例を示すブ ロ ッ ク図 ；
    [0037] 第 3 A 図は第 1 図の情報処理シ ス テ ム 1 0 におけ るデータ処理の一般的なモ 一 ドを示すフ 口 一 チ ヤ 一 第 3 B 図は第 1 図の情報処理シ ス テ ム 1 0 に け るデータ処理の並列処理モ ー ドを示すフ ロ ー チ ヤ 一 卜
    [0038] 第 3 図は第 1 図の情報処理シ ス テ ム 1 0 における データ処理の本発明に基づ く 処理モ ー ド の 一例を示 すフ ロ ー チ ャ ー ト ；
    [0039] 第 4 図は第 1 図に示 したべク ト ル演算器 1 4 ·の本 発明に基づ く 一実施例を示すプ ロ ッ ク 図.；
    [0040] 第 5 図は第 4 図の回路の動作説明に用いる シーケ ン ス図 ；
    [0041] 第 6 図は第 4 図に示 したゥ - ィ ト 命令検出回路
    [0042] 4 2 1 の具体例を示すブ ロ ッ ク 図 ；
    [0043] 第 7 図は第 2 図における 口 一 ド ス ト ァ部 2 1 - 0 〜 2 1 - n の各 々 がなすべき動作を図解的に示す図； 第 8 図は第 2 図の ロ ー ド Z ス ト ァ部に よ る ロ ー ド およ びス ト ァのァ ド レ ス が一致 した場合に本発明の ゥ - ィ ト 命令を利用 した と き の動作モー ドを図解的 に示すシ ー ケ ン ス図 ；
    [0044] 第. 9 図はべク ト ル演算 A に関する ロ ー ド Z ス ト ァ 処理と べク ト ル演算 B に関する ロ ー ド/ ス ト ァ処理 とが重複 した場合を図^的に示すシ ー ケ ン ス図 ；
    [0045] 第 1 0 図は直列化起動命令 （ POST ) と直列化解除 ム
    [0046] 叩令 （ SUB - WAIT ) について説明するための シーケ ン ス図 ；
    [0047] 第 1 1 図は本発明に基つ' く 讒別番号 （ ID ) を利用 した場合のべク ト ル演算処理の 1 例を示すシ 一 ケ ン
    [0048] 0:ήΡΙ _
    [0049] 、 νηρο" ス図 ；
    [0050] 第 1 2 図は第 1 1 図に示 した如 き シ ー ケ ン スを実 行する こ とので き る制御回路の一例を示すプロ ッ ク 図 ；
    [0051] 第 1 3 図はぺク ト ル命令その も のに識別香号 （ID一) を付 して関違のあ る べク ト ル命令相互間で直列化を 図るための一回路例を示すブ ロ ッ ク 図である。
    [0052] 発明を実施するための最良の形態
    [0053] 以下添付図面を参照 しながら本発明の好実施例を 説明する。 .
    [0054] 第 1 図は本発明が適用される情報処理シ ス テ ム の 一般的な構成を示すブロ ッ ク図である。 本図におい て 1 0 は情報処理シ ス テ ム であ 、 データ処理部
    [0055] 1 1 と主メ モ リ 部 1 2 と か ら る る。 データ処理部
    [0056] 1 .1 内は、 ス カ ラ演算器 1 3 と ベ ク ト ル演算器 1 4 と 命令制御器 1 5 か ら構成される 。 命令制御器 1 5 は主メ モ リ 部 1 2 か ら命令 1 ST を フ ヱ ツ チ してこれ を解読 したのちス カ ラ演算器 1 3 又はべク ト ル演算 器に分配するための制御を行な う 。 命令制御器 1 5 か らス カ ラ演算命令 I ST S を受けたス カ ラ演算器 1 3 は主メ モ リ 部 1 2 と デー タ D のや と ] を行る つ て 所定の処理を実行する o A叩令制御器 1 5 か ら べク ト ル演算命令 I STV を受けたぺク ト ル演算器 1 4 は主メ モ リ 部 1 2 と デー タ D のや ]) と ！） を行 つ て所定の
    [0057] o;. pi ミ^ ^ 処理を実行する 。 ス カ ラ演算命令かべク ト ル演算命 令かは、 命令コー ド、に よ っ て識別で き る。
    [0058] こ こに ス カ ラ 演算器 1 3 の なすべき演算は、 単純 例を採れば、
    [0059] a. + b → c
    [0060] a X b → c
    [0061] の よ う ¾ ス カ ラ量の演算を意味 し、 一方、 ベ ク ト ル 演算器 1 4 の ¾すべき 演算は、 単純な例を採れば、
    [0062] A + B - C
    [0063] A X B C
    [0064] ただ し、
    [0065] ：クトル ，データ Aは、 A
    [0066] ：クトル ·データ Bは、 B
    [0067] ぺク トル ·デ一タ Cは、 C
    [0068] の よ う ¾ べク ト ル量の演算を意味する。 第 1 図にお ける べク ト ル演算器 1 4 の具体的る一例について第
    [0069] 2 図に示す。
    [0070] 第 2 図は第 1 図に示 したべク ト ル演算器 1 4 の一
    [0071] 構成例を示すプ ロ ッ ク 図である。 第 2 図にお い て
    [0072] 1 2 は第 1 図に示 した主メ モ リ 部である。 2 1 - 0，
    [0073] 2 1 - 1 - 2 1 - n は複数の ロ ー ド Zス ト ア部
    [0074] ( LDZST ：) であ 、 2 2 はベ ク ト ル ' レ ジ ス タ （VR) であ 、 2 3 はベ ク ト ル命令演算部である。 ぺク ト
    [0075] ル命令演算部 （ ALU .) 2 3 は複数のハ。 ィ プ ラ イ ン処
    [0076] 理部 （ PL0 ， PL1 ) ( 本図で 2 つ ^場合を示す ）
    [0077] 2 4 - 0 およ び 2 4 - 1 を含んで ¾る 。
    [0078] 複数の ロ ー ド Zス ト ア部 2 1 - 0 〜 2 1 - n はそ
    [0079] れぞれ独立に主 メ モ リ 部 1 2 内のデー タ をベ ク ト ル · レ ジ ス タ 2 2 に ロ ー ド し、 又は、 ベ ク ト ル · レ ジス
    [0080] タ 2 2 内のデー タ を主 メ モ リ 部 1 2 へス ト アする 。
    [0081] ぺ ク ト ル演算部 2 3 はぺク ト ル · レ ジス タ 2 2 に ス
    [0082] ト ァされている デー タ を フ - ツ チ して演算を実行し、 その演算の結果をべク ト ル · レ 'クス タ 2 2 にス ト ァ
    [0083] する。 か く して、 ぺク ト ル命令演算部 2 3 において
    [0084] 処理されるデー タ は常にぺク ト ル · レ ジ ス タ 2 2 に
    [0085] 確保されている 。 従って、 このぺク ト ル · レ ジ ス タ
    [0086] 2 2 は周知のキ ャ ッ シ ュ · メ モ リ と良 く 似ている。
    [0087] 然 し、 ベ ク ト ル · レ ジ ス タ 2 2 は、 大量のデータ を
    [0088] 取扱 う 力 ら 1 ベ ク ト ル レ ジ ス タ の容量はキ ャ ッ シ ュ ·
    [0089] _0' PI 、 WPO -、、 メ モ リ のブ ロ ッ クサ イ ズの数 1 0 0 倍以上に及ぶ。
    [0090] 又、 キ ャ ッ シ ュ · メ モ リ はプ ロ グ ラ ム に よ っ て認識 し得 ¾いが、 ベ ク ト ル · レ ジ ス タ はプ ロ グ ラ ム に よ つて認識可能である。 第 2 図に示 したべク ト ル演算 器 1 4 ' ( 第 1 図 ） の構成は一例であ って、 この他に " The CRAY-1 Computer Sys t em ，， によって示される よ う 構成も る ( Commun ications o f the ACM ， January 1 9 7 8 , Volume 2 1 ". Number 1 , Page 6 6 » by Ri chard M. Russell of Cray Re s e a r eh , I n c ·参照 ） 。 .
    [0091] 既に述べた よ う に、 ス カ ラ演算器 1 3 お よびべク ト ル演算器 1 4 を併有する こ と に よ ] 、 情報処理シ ス テ ム 1 0 は大量のデー タ を高速に処理で き る。 第 3 A 図は第 1 図の情報処理シ ス テ ム 1 0 におけるデ ー タ 処理の一般的なモ ー ドを示すフ ロ ー チ ヤ 一 ト で ある。 本図にお いて 、 V I , V 2 , V 3 …はそれぞ れ第 1 ， 第 2 ， 第 3 … の べ ク ト ル演算命令を示す。
    [0092] SC1 ， SC2 , SC3 …はそれぞれ第 1 ， 第 2 ， 第 3 … の ス カ ラ演算命令を示す。 通常、 第 1 図の命令制御 器 1 5 は、 本図に示す とお j l つ 1 つ順番に命令を 送出する。
    [0093] と こ ろが第 1 図に示すとお 、 ス カ ラ演算侖令に 基づ く プ ロ グ ラ ム を実行する ス カ ラ演算器 1 3 と べ ク ト ル演算命令に基づ く プ ロ グ ラ ム を実行するべク ο.ν·ρι
    [0094] ViPO ト ル演算器 1 4 とが独立に存在するのであるか ら、
    [0095] べク ト ル演算命令 V 1 , V 2 , V 3 … と ス カ ラ演算
    [0096] 命令 SCI , SC2 , SC3 … と を別 々 に同時に実行すれ
    [0097] ば処理時間は大幅 短縮される。 す わち既述の並
    [0098] 列処理を行な う の である 。
    [0099] 第 3 B 図は第 1 図の情報処理シ ス テ ム .1 0 におけ
    [0100] るデータ処理の並列処理モ 一 ドを示すフ ロ ー チ ヤ 一 ト である。 本図に示すとお ]) 、 ベク ト ル演算命令
    [0101] V I , V 2 , V 3 … と ス カ ラ演算命令 SCI , SC2 ,
    [0102] SC3 … とは並列的に実行される。'従っ て処理時間は、 第 3 A 図に示 した一般的 ¾直列処理モ ー ド の場合に
    [0103] 大幅に短縮される こ とにな る。
    [0104] 然 しながら第 3 B 図に示 レた並列処理モ ー ドでは
    [0105] 既述 した問題が生ずる。 こ の問題は、 ベ ク ト ル演算
    [0106] 命令と ス カ ラ演算命令 との間に密接 関連があるに
    [0107] もかかわ らず、 これを無視 したこ と に よ J9生ずる も
    [0108] のである。 単純な一例を採っ て説明する。 今、 第 1
    [0109] 図の情報処理シ ス テ ム 1 0 ；、 ベ ク ト ル · デー タ A ,
    [0110] B よ びス カ ラ · デー タ c , d ， ί お よ び g を も と
    [0111] に、
    [0112] { ( A + B ) + ( c + d ) } X E + ( f -h )
    [0113] る演算をする も の とする と、 （ A + B ) , ( c +
    [0114] d ) およ び （ ί + g ) ¾る演算は独立 してそれぞれ
    [0115] 並列処理 して も 良い。 然 し が ら、
    [0116] OMPI
    [0117] pQ~ * { ( A + B ) + C c + d ) } X E る演算をするに 際 してはそれ以前に （ + ：) の演算 と （ c + d ) の演算は共に完了 していなければ らない。 これが 前述 したぺク ト ル演算命令 と ス カ ラ演算命令と の間 の密接な関連を意味する。- '
    [0118] 第 3 A 図において、 仮 ] に、 ベ ク ト ル.演算命令 V 5 を実行するに際 して、 ク ト ル演算命令 V I 〜 V と ス カ ラ演算命令 SC1 〜 SC4 と が共にその実行 を完了 してい ¾ければ ら ¾い とする と （ 矢印
    [0119] SYNC ： Synchror i sm参照 ）、 従来は、 前述のコ ン ト ロ ー ル · レ ス タ を利用 して、 ベ ク ト ル演算器 1 4 ( 第 1 図 ） はベ ク ト ル演算.命令 V 4 を実行し終った 時点で並列処理を禁止するモ ー ドに し、 ぺク ト ル漬 算命令 V 5 の実行が終了 した後に再び並列処理モー ドに戻すとい う 制御を行な っていた。 然 しなが ら こ の よ う 制御は、 既述 した よ う に、 該コ ン ト ロ ー ル · レ ジ ス タ への情報の入力な らびに該情報の書換えの ため処理がか ])煩雑と ¾ 、 情報処理シ ス テ ム 全 体の処理速度を遅 く する と い う欠点を生じさせる。
    [0120] そこで本発明に よ る情報処理シ ス テ ム においては、 第 3 A 図の矢印 SYNCのと.ころに特別の命令を揷入す る こ と とする。 この特別の命令はゥ - ィ ト ^令
    [0121] (WAIT 命令） と名づける。 第 3 C 図は第 1 図の情報 処理シ ス テ ム 1 0 におけるデータ処理の本発明に基 づ く 処理モ ー ドの一例を示すフ ロ ー チ ャ ー ト である。 本図において ゥ ヱ イ ト 命令の実行ステツプ WAIT が、 前述の特別の命令である。 この ゥ ： ィ ト 命令が到来 する と、 情報処理シ ス テ ム 1 0 が前記.コ ン ト ロ ー ル · レ ジ ス タ に よ ]9並列処理モ ー ド で動作する こ とが許 されて るに も かかわ らず、 その ウ ェ イ .ト 命令の到 来時点でス カ ラ演算器 1 3 の演算実行順序 と ぺク ト ル演算器 1 4 の演算実行順序 と の間で同期化を図る よ う にする。 命令制御器 1 5 ( 第 1 図 ） は、 第 3 A 図のス テ ッ プ群中の矢印 SYNCのところに ウ エ イ ト ム 叩 令を揷入 した形の一連の命令群を主メ モ リ 部 1 2 ( 第 1 図 ） よ J9 7 ヱ ツ チ した後、 1 セ ッ ト のべク ト ル演算 % ( V 1 〜 V 4 ：) はべク ト ル演算器 1 4 に 送出 し、 一方、 1 セ ッ ト のス カ ラ 演算命令群 （ SC1
    [0122] 〜 SC4 ：) はス カ ラ演算器 1 3 に送出する。 これら命 令群に従っ て、 ス カ ラ演算器 1 3 が対応する ス カ ラ ム
    [0123] PD令 SCI 〜 SC4 を実行 し終了 した と き にその終了通 知を命令制御器 1 5 に返送すれば次のス カ ラ 命令 SC5 , SC6 … （ 次の ゥ ヱ イ ト 命令ま で ） が新たに供 給される。 同様に、 ベ ク ト ル演算器 1 4 が対応する ぺク ト ル命令 VI 〜 V4 を実行 し終了 したと き にその 終了通知を命令制御器 1 5 に返送すれば次のべク ト ル命令 V 5 … （ 次の ウ ェ イ ト 命令ま で ） が新たに供 給される。 第 4 図は第 1 図に示したべク ト ル演算器 1 4 の本 発明に基づ く 一実施例を示すプ ロ ッ ク図であ る。 本 図において、 主 メ モ リ 部 1 2 、 ベ ク ト ル演算器 1 4 およ び命令制御器 1 5 については既に説明済みであ る。 動作は次の と お ！） である 。 先ず命令制御器 1 5 か ら の ぺク ト ル命令群 （ ISTV ) は一旦命令 レ ジス タ 4 0 1 に順次ス ト アされる。 さ らにデ コ ー ダ 4 0 2 に転送されその命令が解読される。 その命令は °ィ プ ラ イ ン処理部に よ っ て実行される 。 こ の 0 ィ プ ラ ィ ン M理部は第 2 図において示す °ィ プラ イ ^処理 部 （ 2 4 - 0 , 2 4 - 1 ：) の 1 つに相当 し、 実際に は第 4 図に示す如 く 、 ハ°ィ プラ イ ン演算制御部 403 と ぺク ト ル命令演算部 4 0 4 とか らる る ··。 ぺク ト ル 命令演算部 4 0 4 は、 ハ°ィ プラ イ ン演算制御部 403 の制御の も とに、 主メ モ リ 部 1 2 か ら入力デー タ Din を フ - ッ チ し、 その処理結果である出力データ Dout を再び主メ モ リ 部 1 2 ヘス ト ァする。
    [0124] 令 レ ヅス タ 4 0 1 か ら、 次か ら次へと ベク ト ル
    [0125] 0D令 V V 2 V 3 …が送出される と、 0ィ プラ イ ン処理部 （ 4 0 3 , 4 0 4 ) は処理 し切れ く な る こ とがある。 このため、 次か ら次へと送出される べク ト ル命令群は、 入力ゲー ト 4 0 5 を介 して命令 パ ッ フ ァ 部 4 0 6 に一旦保持され頓番が来るのを待 つてか ら、 出力ゲー ト 4 0 7 を介 して、 デコ ー ド 4 0 2 へ至る。
    [0126] 既に述べたコ ン ト ロ ー ル · レ ジ ス タ は第 4 図中、 上方の コ ン ト ロ ー ル · レ ジ ス タ 4 1 1 と して示され て る 。 こ の コ ン ト 口 一 ノレ · レ ジス タ 4 は、 ム
    [0127] PP
    [0128] 令レ ジ ス タ 4 0 1 の内容を監視 し、 その PZS ビ ッ ト を論理 " 1 " 又は " 0 " とする。 、 本発明 とは 関係 ；^、 該コ ン ト ロ ー ル · レ ジ ス タ 4 1 1 は、 ぺク ト ル演算器 1 4 の診断時に外部か ら試験信号
    [0129] TSを受信する。 前記 PZS ビ ッ ト における P は並列処 理を意味 し、 S は直列処理を意味する。 も し、. 今、 ぺク ト ル演算器 1 4 が並列処理を実行 して も 良い状 態にあ る な らば、 並列処理を許すモ ー ドを示すべ く P は論理 " 1 " と る。 この場合、 命令制御器 1 5 が 1 セ ッ ト の ベ ク ト ル演算命令 V I 〜 V 4 ( 第 3 B 図参照 ） 送出する も の とする （ 従っ てこの中にはゥ ェ ィ ト 命令 WAI Tは含まれていない ） 。 そして ム
    [0130] 令 制御器 1 5 が該 1 セ ッ ト の べク ト ル演算命令群を送 出 し終える と、 該命令制御器 1 5 は、 1 セ ッ ト のベ ク ト ル演算命令群の転送終了を示すオ ペ レ ー シ ョ ン ' ェ ン ド情報 OPEND をォペ レ 一 シ ョ ン · ェ ン ド受け付 け部 4 1 2 に送出する。 ベ ク ト ル演算器 1 4 は、 受 け付け部 4 1 2 にオ ペ レ ー シ ョ ン · ェ ン ド情報
    [0131] OPEND が入 ] 、 し ^も PZS ビ ッ ト 力；論理 " 1 ，， （ 並 列処理を しても 良い ） 、 さ らに ウ ェ イ ト 侖令 WAITが
    [0132] O.V.PI '
    [0133] 、 ， ΡΟ — 存在 し い こ と を検知し、 べク ト ル命令送出禁止信 号 vis の論理を " 0 " とする。 信号 vis の論理 " 0" は、 命令制御器 1 5 に対 して引続き べク ト ル命令群 をべク ト ル演算器 1 4 に送出 して も 良い こ と を表示 する。 従って、 逆に論理 " 1 " は、 引続いてべク ト ル命令群 ISTV を送出しては ら い （ 送出禁止 ） こ と を表示する。 第 5 図は第 4 図の回路の動作説明-に 用いる シ ー ケ ン ス図である 。 前述の如 く 、 情報
    [0134] OPEND が入 、 P/S ビ ッ ト が論理 " 1 " ( 並列処理 可 ） で、 ウ ェ イ ト 命令が存在 し い と き は、 第 5 図 の A) 欄のシ ー ケ ン スを採る。 つま j A) 欄は並列処 理モ ー ドを表わす。 上述のモ ー ドでは、 PZS ビ ッ ト の論理 " 1 " ( 並列処理可 ） は第 4 図の NANDゲ― ト 4 1 3 を通っ て論理 " 0 " と ] 、 この論理 " 0 " はさ らに ORゲー ト 4 1 4 、 AND ゲー ト 4 1 5 およ び ORゲー ト 4 1 6 を通っ て、 論理 " 0 " の信号 VIS ( べク ト ル演算命令送出可 ） と な る （第 5 図 A) 欄） ， この場合、 前言己 AND ゲー ト 4 1 5 および AND ゲ一 ト 1 7 の各他方の入力はそれぞれ論理 " 0 " と る つ ている （ 後述 ） 。 か く して論理 " 0 " の信号 VIS を 受信した命令制街器 1 5 は、 再び次のぺク ト ル演算 命令 ISTV をベク ト ル演算器 1 4 に送出する。
    [0135] と ころが、 前記ベ ク ト ル演算命令 V 4 に引続 く 前 記オペ レ ー シ ョ ン · ェ ン ド情報 OPEND に先行して該 一 OMPI ベ ク ト ル演算命令 V 4 の後に ウ ェ イ ト 命令 （ WAIT ) が入る と （ 第 3 C 図参照 ） 、 信号 VI S は、 第 5 図の C)欄に示す如 く 、 しば ら く してか ら、 論理 " 1 " ( べク ト ル命令送出不可 ） か ら論理 " 0 " ( ぺク ト ル命令送出可 ） に切 ] 換わる。 従って、 C) 欄は並列 処理 ， ゥ ヱ ： f ト モー ドを表わす。 信号 VIS が論理 " 1 " か ら " 0 " に切 ] 換ゎるのは、 1 セ ッ ト の ベ ク ト ル演算命令群の実行が終了 した時点 ISTEND (第 5 図 C)欄参照：） である。 この よ う な ゥ - ィ ト 命令が 入ったと き、 第 4 図の ゥ - ィ ト 命令検出回路 4 2 1 がこれを検出する。 そ して、 前記 AND グー ト 4 1 7 に論理 " 1 " の ウ ェ イ ト 信号 WS を出力し、 こ の時、 コ ン ト ロ ー ル ' レ ジ ス タ 4 1 1 の PZS ビ ッ ト は論理 " 1 " ( 並列処理可 ） であるか ら該 AND ゲ一 ト 417 は開成し、 こ の論理 " 1 " は ORゲー ト 4 1 4 、 AND ゲー ト 4 1 5 ( べク ト ル演算命令群の実行が終了 ( ISTEND ) する ま で NANDゲー ト 4 3 2 の出力は論 理 " 1 " であ る ） およ び前記 ORゲー ト 4 1 6を通して 論理 " 1 " の信号 VIS ( ぺク ト ル命令送出不可 ） と る。 その後、 既に送出されたぺク ト ル演算命令群 ( V 1 〜 V 4 ：) の実行が終了する と、 命令終了検出 回路 4 3— 1 は論理 " 1 " の命令終了信号 IES を出力 し、 前記 NA Dゲー ト 4 3 2 を介 して、 ND ゲ一 ト 4 1 5 の出力論理を " 0 " と し、 ORゲー ト 4 1 6 を 介 して、 論理 " 0 " の信号 vis ( 次のべク ト ル演算 命令群を送出 して も 良い ） を命令制御器 1 5 に与え、 再び次の処理が開始される。 前記命令終了検出回路 4 3 1 は、 命令レ ジス タ 4 0 1 が空である こ と （ ラ イ ン 4 4 2 ) 、 命令パ ッ'フ ァ 部 4 0 6 が空である こ と （ ラ イ ン 4 4 1 ) 、 ハ0ィ プラ イ ン処理部 （ 4 0 3， 4 0 4 ) の処理が終了 したこ と （ ラ イ ン 4 4 3 ) 主メ モ リ 部 1 2 に対する該ハ。ィ プ ラ イ ン処理部
    [0136] ( 0 3 , 4 0 4 ) か らの演算結果データ Dout のス ト ァが完了 した こ と （ ラ イ ン 4 4 4 ) の 4 条件が満 足 した と き、 前述 した論理 " 1 " の命令終了信号
    [0137] IES を出力する。 該信号 IES は又、 ゥ - ィ ト 命令検 出回路 4 2 1 を リ セ ッ ト （ RST ) し、 新た ゥ ヱ イ ト 侖令を受け付け得る よ う にする。
    [0138] か く して、 命令制御器 1 5 は、 ゥ - ィ ト 命令
    [0139] ( WAIT ) 以後の ぺク ト ル演算命令 V 5 ( 第 3 C 図参 照 ） をぺク ト ル演算器 1 4 に送出 して も 良いこ とを 知る。 然 し、 す ぐにはこの命令 V 5 は送出 しない。
    [0140] 第 4 図の信号 VIS が論理 " 1 " であ った とい う こ と は、 第 4 図の AND ゲー ト 4 1 7 が論理 " 1 " であつ た とい う こ とであ ]9、 並列処理で且つウ ェ イ ト 命令 があ る とい う こ とである力 ら、 第 3 C 図のベク ト ル . 演算命令 V 1 〜 V 4 と ス カ ラ演算命令 SC1 〜 SC4 と の間で、 それぞれの命令実行順序について同期化し
    [0141] O.V.PI なければる ら ない とい う こ と にな る。 従って命令制 御器 1 5 は、 ゥ ヱ イ ト 命令 （ WAI T ) 以後のス カ ラ演 算命令 SC5 ( 第 3 C 図参照 ） も送出 し 。 そ して、 ウ ェ イ ト 命令 （WAI T ) ¾前の 1 セ ッ ト の ス カ ラ 命令 群 SC1 〜 S C4 がス カ ラ演算器 1 3 ( 第' 1 図 ） におい て実行終了 した こ と を命令制御器 1 5 が確認 し且つ 信号 VI S が論理 " 0 " ( ぺク ト ル演算命令送出可 ） と な った と き、 初めて命令制御器 1 5 はベ ク ト ル演 算器 1 4.と ス カ ラ演算器 1 3 に、 それぞれゥ ： ィ ト
    [0142] 1 0 命令以後の命令 V 5 …および S C5 … を送出する と と にな る。 お、 ス カ ラ演算器 1 3 内に も ウ ェ イ ト ム PD 令検出回路 4 2 1 と類似の回路を有 しているが、 図 示 しない。 一般には、 べク ト ル演算処理に要する時 間は、 ス カ ラ演算処理に要する時間 よ ] も 長いか ら
    [0143] 1 5 命令制御器 5 は、 ベ ク ト ル演算器側の信号 VI S の
    [0144] 0 " を確認 して、 ウ ェ イ ト 命令後の命令送出 をする よ う に して も 問題ない。
    [0145] 第 4 図の コ ン ト ロ ー ル · レ ジ ス タ 4 1 1 の P/S ビ ッ ト が論理 " 0 " と な っ ている と き、 これは並列処 n
    [0146] u 理 （ 第 3 Β 図参照 ） を禁止 し、 直列処理すべき こ と ( 第 3 Α 図参照 ） を意味する。 する と、 第 4 図の AND ゲー ト 4 1 7 はゥ イ ト 命令信号 WS の有無に拘 らず閉成されて しま う ―方、 NANDゲー ト 4 1 3 か
    [0147] 24 らの論理 " 1 " が ORゲ ト 4 1 4 、 AND ゲ一 ト 415 およ び ORゲ一 ト 4 1 6 を通 して、 信号 VIS を論理 " 1 " ( べク ト ル演算命令送出不可 ） とする。 そし て命令制御器 1 5 か らオペレ ー シ ョ ン · ェ ン ド情報 OPEND を受け付け部 4 1 2 に受信 していて （ これは ラ イ ン 4 4 6 を介して、 制御器 1 5 へ返送する ） 且 ' つ、 信号 VIS の論理 " 1 " が、 命令実行終了信号 IES に よ ] 、 NA Dゲー ト 4 3 2 、 AND ゲー ト 4 1 5 およ び ORゲー ト 4 1 6 を通 して論理 " 0 " に変わつ た と き、 命令制御器 1 5 は次の命令群を送出する ( 第 5 図の B)欄参照） 。 つま ])、 B)欄は直列処理モ ー ドを表わす。 お、 第 4 図の ORゲ一 ト 4 1 6 は侖 令パ ッ フ ァ 部 4 0 6 か らの、 パ ッ フ ァ 満杯信号 FS ( 論理 " 1 " ) を ラ イ ン 4 4 5 を介 して受信する。 命令バ ッ フ ァ 部 4 0 6 が満杯にな っ て しま った ら、 引続 く 命令群を命令制御器 1 5 か ら受け取る こ とが で き ¾ く ¾るか らである。 ―
    [0148] 第 6 図は第 4 図に示 したゥ - ィ ト 命令検出回路 4 2 1 の具体例を示すブ ロ ッ ク図である。 本図にお いて、 回路 4 2 1 は、 命令レ ジス タ 4 0 1 ( 第 4 図） か らの ウ ェ イ ト 命令 （WAIT ) 、 命令終了検出回路 4 3 1 ( 第 4 図 ） か らの リ セ ッ ト 信号 RST ( 命令終 了信号 IES と同 じ ） と を受信 し、 AND ゲー ト 4 1 7 ( 第 4 図 ） へ出力すべき ゥ - ィ ト 信号 WS (第 4 図 ） を形成する。 受信した ウ ェ イ ト 命令 WAITは、 ゥ - ィ
    [0149] ' ト 命令デコ ーダ 6 1 に よ ってデコ ー ドされ、 フ リ ッ
    [0150] プ ' フ ロ ッ プ 6 2 をセ ッ ト し、 その Q 出力 " 1 " を
    [0151] OR ゲー ト 6 3 よ ] 、 信号 WS と して出力する。 ゥ ヱ
    [0152] イ ト 命令 WAITは 1 クロ ッ ク長 しかないか ら、 最初の
    [0153] ゥ ヱ イ ト 命令は ラ イ ン 6 4 を通 して ORゲー ト 6 3 よ
    [0154] ]) 出力 し、 その後の 2 ク ロ ッ ク 目 以後の ゥ - ィ ト 信
    [0155] 号 Wはフ リ ッ プ · フ ロ ッ プ 6 2 に よ っ て保持する。
    [0156] 力 く の如 く 、 コ ン ト ロ ー ル · レ ジ ス タ 4 1 1 に よ
    [0157] つ て並列処理モ ー ド又は直列処理モ ー ドのいずれが
    [0158] 指定されていよ う と も 、 特別の侖令、 すなわち ゥ ェ
    [0159] イ ト 命令 （WAIT ) を揷入する こ と に よ ] 、 その揷入
    [0160] 時点において、 ス カ ラ演算器 1 3 と ベ ク ト ル演算器
    [0161] 1 4 との間でそれぞれの実行順序に関 して同期を採
    [0162] る こ とができ る。 す ¾わち、 例えば、 - { ( A + B ) + ( c + d ) } X E + ( f + g )
    [0163] なるスカ ラおよ びベ ク ト ル演算を、 論理矛盾を生じ
    [0164] させる こ と な く 、 並列処理可能と る。
    [0165] 以上本発明に よ る情報処理シ ステム の大要につ い
    [0166] て述べたが、 実際には前記ゥ - ィ ト 命令の導入のみ
    [0167] では も っ と細かい制御が要求された場合に不都合が
    [0168] 生 じる こ とが しば しばある。 以下、 こ の細かい制御
    [0169] について述べる。 細かい制御であるか ら、 上記第 1
    [0170] 図を参照 したのでは不便である。 従っ て上記第 2 図
    [0171] を参照 して説明する。 第 2 図は、 第 1 図に示 したベ
    [0172] ' a '.ν, ク ト ル演算器 1 4 の詳細な一構成例を示すプ ロ ッ ク 図であ ]3 、 その説明は既に なされている。 第 2 図に いて、 ロ ー ド / ス ト ア部 2 1 - 0 〜 2 1 - n によ つて ロ ー ドぉ よ びス ト ァを実行する場合、 その 口 一 ド 、 ス ト アは第 7 図の如 く なされる。 第 7 図は第 2 図におけ'る 口 一 ド Zス ト ァ部 2 1 - 0 〜·2 1 - η の 各々が すべき動作を図解的に示す図である。 本図 において、 VLはロー ド Ζス ト ア部が主メ モ リ 部 1 2 ( 第 2 図 ） か らデー タ を ロ ー ドする （ フ エ ツ チする） こ と を表わす。 いわゆ.る、 ベ ク ト ル · ロ ー ドである。
    [0173] VST はロ ー ド Ζ ス ト ア部が主メ モ リ 部 1 2 にデー タ をス ト ア する こ と を表わす。 いわゆる、 ベ ク ト ル ， ス ト ア である。 本図中の t は経過時間を表わす。 前 記のべク ト ル · ロ ー ド VLは主メ モ リ 部 1 2 のァ ド レ ス @においてなされ、 前記ベ ク ト ル · ス ト アは該主 メ モ リ 部 1 2 のァ ド レ ス ®においてなされる。 と こ ろが、 これらァ ド レ ス ©と ァ ド レ ス ©がたま たま 同 じである場合が生ずる。 この場合、 ア ド レ ス ®のデ ータ を ロ ー ド してか ら、 そのデー タ に処理を加えて ァ ド レ ス ® に ス ト ァする § とい う順香を守 ら い と、 当然に論理矛盾が生じて しま う 。 この よ う な 論理矛盾を解決するために、 前述の ウ ェ イ ト 命令を 導入する こ とは非常に有効である 。 この様子を図示 する と第 8 図の如 く な る。 第 8 図は第 2 図のロード Z
    [0174] -BU EA 0- .pi ス ト ァ部に よ る ロ ー ドおよ びス ト ァ の ァ ド レ ス が一 致 した場合に本発明の ゥ - ィ ト 命令を利用 した と き の動作モ ー ドを図解的に示すシー ケ ン ス図である。
    [0175] 本図において VL ， VST , WAIT の意味は前述の と
    [0176] ] である。 VA およ び VMは、 ベ ク ト ル演算の内容、 例えばべク ト ル · ア ツ ド （ + ) お よ びべ'ク ト ル · マ ル チ プラ イ （ X ：) を意味する。 ぺク ト ル · ロ ー ド
    [0177] VL を行ない、 ベ ク ト ル · ア ツ ド VA およびベ ク ト ル マ ル チ プ ラ イ Mを実行 した後に、 ゥ - ィ ト 命令
    [0178] WAI Tが存在するか ら、 以上のベ ク ト ル操作群 VL ,VA および Mの処理が終わってか ら、 ベ ク ト ル · ス ト ア VS が実行される。 すなわち時刻 t 1 カゝ ら時刻 t 2 ま での間にぺ ク ト ル操作群 VL , VAおよび VMが処理 され、 その後時刻 t ' 3 よ ] ベ ク ト ル ' ス ト ア VST の 実行が開始する。 従って時刻 t .1 およ び t 2 間の期 間 T は待ち時間 と なる。 か く して、 前述 した論理矛 盾の発生は回避される。
    [0179] と ころが、 ベ ク ト ル演算 A に関 して ロ ー ド / ス ト ァ部 2 1 - 1 ( 第 2 図 ） が π — ド / ス ト ァ処理する 場合 と、 ぺ ク ト ル漬算 B に関 して ロ ー ド ス ト ァ部 2 1 - n ( 第 2 図 ） がロ ー ド Z ス ト ア処理する場合 とが重複 した と き、 不利る問題が生ずる。 これにつ
    [0180] て、 図を参照 して説明する。 第 9 図はぺク ト ル演 算 A に関する ロ ー ド ス ト ァ処理 と べク ト ル演算 B
    [0181] ΟΛ1ΡΙ ■■ ―— 0 ^ に関する ロ ー ド ス ト ァ処理とが重複 した場合を図 解的に示すシ ー ケ ン ス図である。 本図にお い て VL(A) , VA(A) およ び VM(A) はべク ト ル演算 A に関 する 前述の操作群を意味 し、 VL(B) ， VA(B) および VM(B) はぺク' ト ル演算 B に関する前述の操作群を意 味する。 この場合、 ウ ェ イ ト 侖令 WAITの存在に よ ]) ベク ト ル · ス ト ア VST の処理は、 経過時間 t に対し 図中右側へシ フ ト される。 つ ½ 、 べク ト ル · ス ト ァ VST の処理が遅 く なる d これは、 ベ ク ト ル操作群 VL(A) , VA(A) ， VM(A) ， VL(B) , VA(B) およ び - VM(B) を全て実行終了 した後にべク ト ル · ス ト ァ VST が開始するか らである。 このよ う な場合におい て、 も しベ ク ト ル ' ス ト ア VST がべク ト ル演算 Α·に 関 してのみ実行されるべき も のであ る と した ら、 第 9 図の待ち時間 T は余 に も 長過 ぎる。 す ¾わち、 ぺ ク ト ル演算 B に関する操作群 VL(B) , VA(B) およ び VM(B) に対 しては、 これ らの実行を全て完了する まで、 ベ ク ト ル · ス ト ア VST の実行を遅 らせる必要 はない。
    [0182] そこで本発明は、 前記ゥ - ィ ト 命令 WAITの他にサ ブ · ゥ ヱ イ ト 命令 SUB - WAIT を導入する。 そ して、 この サ ブ · ウ ェ イ ト 命令 SUB -WAIT はボ ス ト 命令 POST と一体にな って使用される。 こ こにい う ポ ス ト 命令 POST とは直列化起動命令であ J9 、 サ ブ ゥ イ ト 命令 SUB - WAIT とは直列化解除命令であ る。 これ らの侖令を図で説明する。 第 1 0 図は直列化起動侖 令 （ POST ) と直列化解除命令 （ SUB - WAIT ：) につい て説明するためのシ ー ケ ン ス図である。 ただ し、 本 図は前述 した第 9—図の説明'に用いたぺク ト ル操作群 をも つ と一般的に表わ して説明する も のである。 す わち、 ベ ク ト ル演算命令群 V 1 , V 2' , V 3 …が 送出された も の と し、 且つ直列化起動命令 POST(A) およ び直列化解除命合 SUB - WAIT(A)が、 ぺク ト ル演 算 A に関 して、 ベ ク ト ル演算命令 V I の後およ び
    [0183] V 5 の前にそれぞれ揷入され、 又、 必要に応 じて直 列化命令 POST(B) よ び直列化解除命令 SUB - WAI (B) が、 ベ ク ト ル演算 B に関 して、 ベ ク ト ル演算命令 2 の後 よ び V 7 の前にそれぞれ揷入された とす る と （ 第 1 0 図の左欄参照 ） 、 これ ら一連のぺ ク ト ル演算命令は同図右欄の様に直列化 らびに並列化 される。 これ らは前記ゥ c ィ ト 命令 WAITが現われる ま でに全て実行完了 し、 他の命令 V 3 , V 4 および
    [0184] V 6 は空いている べク ト ル演算器を見つけて並列処 理される。 従っ て、 第 9 図の待ち時間 T を短縮する ためには、 VM(A) の後に直列化起動命令 POST ) を 入れ、 VST の前に直列化解除命令 （ SUB - WAIT ) を 入れて、 本来の ゥ - ィ ト 命令 WAITはその VST の後に ず らせば良い。 第 1 0 図の例に よれは、 べク ト ル演算 A に関する も の と、 ベク ト ル演算 B に関する も の と を （A) およ び （B) と で区分 した。 然 し実際には も つ と沢山のベ ク ト ル演算の種類が並列処理される こ とがあるか ら、 適当 ¾方法で、 異る る べク ト ル演算相互間の区別を 明確につける必要がある。 このために本発明はさ ら に識別番号を導入する。 この識別番号の こ と を ID ( Identif ication )番号 と名づける こ と にする。 そ して同一の ID番号 IDk ( k = 1 , 2 , 3 ·-· ) を付し た直列化起動命令 （ POST ) と直列化解除命.令 （ SUB -WAIT ：) と を 1 ペア と して扱 う 。 つま ]9、 第 1 0 図 の場合、 POST(A) の ID番号を ID とすれば、 SUB - WAIT(A)の ID番号も ID である。 、 POST と
    [0185] SUB - WAI T のペア力 S 1 つ しかない場合は、 ID番号は 不要である。 上記 ID番号を利用 した場合の動作は次 の と お ] である。 第 1 1 図は本発明に基づ く 識別番 号 （ ID ) を利用 した場合のぺク ト ル演算処理の 1 例 を示すシ ー ケ ン ス図である 。 本図において、 先ず次 の よ う ¾条件がある も の と仮定する。 すなわち、 ベ ク ト ル · ス ト ア VST ( 命令 F ) を実行するに先立つ てべク ト ル · ロ ー ド VL (命令 A ) と べク ト ル · 口 一 ド VL (命令 B ) と を実行する必要がある も の とする。 そして又、 ベク ト ル · ロ ー ド VL (命令 G ) を実行す るに先立ってべク ト ル · ス ト ア （ 命令 C ：) を実行す
    [0186] ΟΛΡΙ る必要がある も の とする。 この よ う ： ¾条件がある場
    [0187] 合次の よ う にプ ロ グ ラ ム を組む。 すなわち、 命令 A お よ び B の後に識別番号 ID を付した直列化起動侖
    [0188] 令 POST(l) を揷入 し、 命令 C の後に識別香号 ID2 を
    [0189] 付した直列化起動命令 POST(2) を揷入する。 これと 共に、 命令 F の前に識別番号 を付 した直列化解
    [0190] 除命令 SUB -WAIT (1) を揷入 し、 又、 命令 G の前に ID2 を付した直列化解除侖令 SUB - WAIT(2) を揷入す る o
    [0191] 図において、 各べク ト ル · 口 ト *命令や ク ト ル · ス ト ァ命令がそれぞれ別のハ。ィ プ ラ イ ン処
    [0192] 理部 1 , + 2 〜寺 η に よ って実行でき る も の と し
    [0193] ている。 そ して、 侖令 POST(l ) が与え られた と き、
    [0194] 少な く と も それ以前の未終了で且つ識別番号 （ ID ) の付されて ないべク ト ル · 口 一 ド命令ゃぺク ト ル ' ス ト ァ命令を実行 しているハ。 ィ プ ラ イ ン処理部に対
    [0195] しては識別番号 ID を与えてお く 。 又、 命令 POS (2) が与え られたと き、 それ以前の未終了で且つ識別番
    [0196] 号 （ ID ) の付されてい いぺク ト ル p 一 Fム
    [0197] 叩令や
    [0198] ぺク ト ル · ス ト ァ 命令を実行 して るハ。 ィ プ ラ イ ン
    [0199] 処理部には識別番号 ID2 を与えて く 。 か く の如.く、 識別番号 （ IDi ， ID2 ) が与え られたノ イ プ ラ イ ン 処理部は、 対応する命令を実行 して る 間、 ビ ジー 信号を発している 。 そ して命令 SUB-WAIT(I) が与え
    [0200] -BOREAS
    [0201] ΟΛ',ΡΙ
    [0202] 、 V!PO一 . , られた と き は、 識別番号 が与え られている全て のハ。 ィ プ ラ イ ン処理部は、 その ビ ジ一信号が消滅し てか ら命令 F を実行開始する。 又、 侖令 SUB- WAIT(2) が与え られた と き、 識別番号 ID2 が与え られて る 全てのハ。ィ プラ イ ン処理部は、 ぞの ビ 'クー信号が消 滅 してか ら命令 G を実行開始する。
    [0203] 第 1 2 図は第 1 1 図に示した如き シー ケ ン スを実 行する こ とのでき る制御回路の一例を示すプロ ッ ク 図であ る。 本図におい て、 参照番号 1 2 ， 2 1 - 0 ， 2 1 - 1 - 2 1 - n およ び 2 2 の意味は既に述べた と お ] である ロロ -"Π レ ジス タ 2 1 に対して前記直 列化起動命令 POST(I：) がセ ッ ト される と、 命令発信 制御部 1 2 4 は これを検知 したの ち判別 し、 それ以 前のベ ク ト ル ， ロ ー ド命令およ びベ ク ト ル · ス ト ア 命令が与え られているハ°ィ プ ラ イ ン処理部 （ 2 1 - 0 〜 2 1 - n ：) の識別レ ジス タ （ ID ) ( 1 2 5 - 0 〜 1 2 5 - n ：) に識別番号 ID をセ ッ ト する。 その後、 直列化起動命令 POST (2) が 命令レ ジ ス タ 1 2 1 に セ ッ 卜 される と、 同様に、 制御部 1 2 4 は讒別レ ジス タ （ 1 2 5 - 0 〜 ： 1 2 5 - n ) に識別番号 ID2 をセ ッ ト する。 さ らにその後、 直列化解除命令 SUB - WAIT(l) が ^令レ ジス タ 1 2 1 にセ ッ ト される と、 制御部 1 2 4 は識別番号 ID の与え られて るハ。ィ プ ラ イ ン処理部における 前記の ビ ジ一信号の有無を 調べる。 そして ずれか 1 つのハ°ィ プ ラ イ ン処理部 か ら ビ 'クー信号が発せ られている と、 次に命令レ ジ ス タ 1 2 1 にセ ッ ト されるべき 命令 F を待機命令レ ジス タ 1 2 2 - 0 又は 1 2 2 - 1 にセ ッ ト して待檢 させる。 そ して前記ビ ジ一信号が消滅する のを'待つ て、 命令レ ジス タ 1 2 2. - 0 又は 1 2 2 - 1 の内容 を侖令レ ジ ス タ 1 2 3 に セ ッ ト する 。 前記命令 SUB - WAIT C 2 ) が命令 レ ジ ス タ 1 2 1 にセ ッ ト された場 合も、 上記命令 SUB -WAI T ( l ) に関する動作と 同 じで る o
    [0204] お以上の説明では直列化起動命令 POSTおよび直 列化解除命令 SUB - WAI T がそれぞれ 1 つ の独立 した ム
    [0205] ΡΠ令 と して存在する よ う に したが、 ベ ク ト ル ド侖令およ びぺク ト ル ， ス ト ア命令の命令コ 一 ドに さ らに識別番号 （ ID ) ( あるいは識別 コ一 ド ） を含 ませてお く よ う に して も 良 。 ただ し、 べク ト ル演 算 A に関する これ ら命令に対しては同一の識別番号
    [0206] ( 識別コ 一 ド ） を与え、 しか も 同一のハ0ィ ° ラ イ ン 処理部にお て処理する よ う にする。 又、 ベ ク ト ル 演算 B に関する これ らム
    [0207] 叩令に対 しては前述の識別香 号 （ ベ ク ト ル演算 A に関する も の ） と別の識別香号
    [0208] ( 識別コ ー ド ） を与え、 しか も、 前記のべク ト ル漬 算 A について処理をするハ。ィ プラ イ ン処理部 とは別 のハ0 ィ プラ イ ン処理部を違択する。 第 1 3 図はべク ト ル命令その も のに識別番号 （ID)
    [0209] ( 識別コ ー ド ） を付して関連のある べク ト ル命令相 互間で直列化を図るための一回路例を示すプロ ッ ク 図である。 すなわち、 上述 した最後の直列化 （ 命令
    [0210] POST , SU - WAI T を用いるい ) を実行するための IT 路例を示す。 本図において、 1 3 1 は命令制御部で あ ])、 命令制御器 1 5 ( 第 1 図 ） か らのべク ト ル演 算命令を受信する。 そ して、 実行待ち命令用レ ジス タ 1 3 2 - 0 ， 1 3 2 - 1 ， 1 3 2 - 2 ···の う ち空 の実行待ち侖令用レ ジス タ にそのぺク ト ル演算命令 をス ト アする。 命令投入決定部 1 3 3 は、 実行待ち 命令用レ ジス タ 1 3 2 - 0 ， 1 3 2 - 1 , 1 3 2 - 2 …にそれぞれス ト ァされたぺク ト ル演算命令群の各 各に対応する 1 つのぺク ト ル命令演算器 （ 第 4 図の 4 0 4 参照 ） が休止中であるか否かのチ - ッ ク をす る 。 又、 オ ペ ラ ン ド · デー タ （ 第 4 図の Din 参照 ） に衝突が発生しているか否か も チ - ッ クする。 そし て、 これ らチ ェ ッ クの結果、 対応する ベク ト ル命令 演算器が休止中であ ]5且つオペ ラ ン ド · デー タ の衝 突が発生して ないこ とが判明する と、 そのぺク ト ル演算命令を、 そのべク ト ル命令漬算器に対応する 実行中命令レ ジス タ （ 1 3 4 A , 1 3 4 - 1 ， 1 3 4 - 2 … ：） に転送する。 これに よ 当該べク ト ム
    [0211] ノレ PP令演算器は、 そのべク ト ル演算命令に従って処
    [0212] Ο ΙΡΙ 理を開始する。
    [0213] 具体例で説明する と、 今、 実行すべき プ ロ グ ラ ム が
    [0214] ① べ ク ト ノレ F VL( 1 ) A
    [0215] ② ぺ ク ト ノレ F VL(2) B
    [0216] ⑤ べ ク ト ル ア ツ F VA A + B C ④ ベ ク ト ノレ ス ト ア VST(l) VR — C
    [0217] ( VRは第 2図のべク トル · レジスタ 2 2 )
    [0218] ⑤ ぺク ト ノレ 口 ― ド VL(3) E
    [0219] (④6) ベベ クク トト ノノレレ ， ロ ー ド VL( 4) F
    [0220] ⑦ べ ク ト ノレ マ ル チプ ラ イ · VM E X F → G ⑥ べ ク ト ル ス ト ア VST(2) VR - G である とする （ A〜 G はそれぞれべク ト ル · データ を示す ） 。 これ らべク ト ル命令 （ VL(1) ， VL(2) ， VA , VST(l) ， VL(3) ， VL(4) , VMおよ び VST(2) は、 実行待ち用命令レ ジス タ 1 3 2 - 0 ， 1 3 2 - 1 , 1 3 2 - 2 ···にそれぞれス ト ァされる。 ぺク ト ル · ロ ー ド命令 VL(1) が実行され、 ベ ク ト ル · デ一 タ A が主メ モ リ 部 1 2 か ら フ ヱ ツ チされてべク ト ル レ ジ ス タ 2 2 ( 第 2 図 ） に書込まれ、 次にベ ク ト ル 口 ― ド VL(2) が実行されてぺク ト ル · データ B が主 メ モ リ 部 1 2 よ ！） フ ヱ ツ チされ、 ベ ク ト ル · レ ジス タ に書込まれる。 才ペ ラ ン ド · データ Aおよ び B が フ ヱ ツ チされた後、 ベク ト ル · アツ ド命令 VAが実行
    [0221] 、 W:FO され 演算結果である べク ト ル · デー タ ίがべク ト ル · レジスタ VR に書込まれる。 べク ト ル · マ ル チプ ラ イ 命令 Mはそのべク ト ル · データ C を用 ないか ら、 ベ ク ト ル ， ア ツ ド命令の実行中でも、 これと並 列的に実行で き る。 そしてぺク ト ル · 了 ッ ド命令
    [0222] VAの実行中は、 対応する ロ ー ド Ζス ト ァ部 （ 第 2 図 の 2 1 - 0 〜 2 1 - η 参照 ） が空 き であるか ら、 ベ ク ト ル · ロ ー ド命令 VL(3) およ び VL(4) が続けて実 行されぺク ト ル · デー タ E およ び F が主メ モ リ 部よ ]) フ ヱ ツ チされ、 ベ ク ト ル · レジスタ VR にス ト アさ れる。 べク ト ル · アツ ド命令 VA の実行が終了する と、 ベク ト ル · ス ト ア命令 VST(l) が実行され、 その演算 結果である べク ト ル · データ がロ ー ド zス ト ア部を 介して主メ モ リ 部へ書込ま れ、 これと同時に、 休止 中の ずれかのべク ト ル命令演算器に作用 してぺク ト ル · デー タ E お よ び F の マ ル チ プ ラ イ が実行され る。 ベ ク ト ル · ス ト ア命令 VST(2) の実行が開始され る と演算結果であ るべク ト ル · デー タ Gがロ ー ド Z ス ト ア部を介 して主メ モ リ 部へス ト アされる。 か く して、 レ ジス タ （ 1 3 2 — 0 , 1 3 2 - 1 , 1 3 2 - 2 ··· ) 、 命令投入決定部 1 3 3 、 レ ジス タ （ 1 3 4 - 0 , 1 3 4 - 1 ， 1 3 4 - 2 ··· ) の助けに よ ]) 、 識別番号 （1) , (2) , (3) …の指定に沿っ て、 予め 定め られたプ ロ グ ラ ム の実行順序 （ 第 3 A 図参照 ） に拘束される こ と る く 、 命令実行を行 ¾ う と とがで き る。
    [0223] 以上説明 した よ う に本発明に よれば、 各種ス カ ラ
    [0224] ΡΠ令群およ びベ ク ト ル命令群を、 任意に直列化 し又 同時に並列化でき るの で、 論理矛盾を生 じさせる こ と ¾ く 、 並列処理を行な う こ とがで き、 ス カ ラ演算 器と べク ト ル演算器の双方を含む高速演算能力を備 えた情報処理シ ス テ ム が実現される。
    [0225] -BU R EA U
    权利要求:
    Claims 請 求 の 範 囲
    1. 主メ モ リ 部と、 該主メ モ リ 部よ ] 侖令群を受 け取 ] 且つ所定のデー タ 処理を した後該主メ モ リ 部 に演算結果を返送する データ 処理部と を有 し、 該デ ータ処理部は、 前記主メ モ リ 部よ 前記命令群を受 け取ってこれを分配する命令制御器と、 該侖令制御 器よ ] 分配された命令群を受け取る複数の演算器と か ら ¾る情報処理シス テ ム に いて、
    前記主メ モ リ 部か らの一違の命令群の中に予め同 期化命令 （ WAIT：) を挿入 し、 該同期化命令 （ WAIT ) の出現以後に与え られた後行の命令群は、 該同期化 ム
    ΡΠ令 （WAI T ) の出現以前に与え られた先行の命令群 の実行が終了するま でそのま ま 保留され、 該後行の 命令群は該先行の命令群の実行が終了 した後に初め て実行される よ う に した こ と を特徵 とする情報処理 シ ス テ ム 。
    2. 前記先行の命令群が、 並列処理可能る命令群 と直列処理すべき 命令群と を含んで組み立て られて いる場合にお て、 該直列処理すべき 命令群の う ち 先行して実行される第 1 の命令の直後に直列化起動 命令 （ POST ) を付加 し、 他方、 該直列処理すべき ム 令群の う ち、 前記先行 して実行される命令の後か ら 実行される第 2 の命令の直前に直列化解除命令
    ( SUB - WAI T ) を付加 し、 前記第 1 の命令は前記第
    一 O. PI 小 vi o~ 2 の命令の出現以前には、 実行完了される請求の範 囲第 1 項記載の情.報処理シ ス テ ム 。
    3. 前記第 1 の命令お よび前記第 2 の命合か ら る対の命令が複数対ある場合、 各該対毎に識別番号 ( Ϊ Ώ ^ , I D 2 … ） を付.して、 該複数対相互間の区別 をつける よ う に した請求の範囲第 2 項記載の情報処 理シ ス テ ム 。
    4. 前記同期化命令 （ WA I T ) の出現以前に与え ら れた前記先行の命令群が、 並列処理可能な命令群と 直列処理すべき 命令群と を含んで組み立て られてい る場合において、 該直列処理すべき 命令群の う ち先 行 して実行される第 1 の命令に識別コー ドを付加 し、 他方、 該直列処理すべき 命令群の う ち、 訪記先行し て実行される 命令の後か ら実行される第 2 の命令に 識別コ ー ドを 付加 し、 これ ら識別コ ー ドの付加され た第 1 の命令およ び第 2 の命令か ら ¾る対の命令は、 前記同期化命令 （WA I T ) の出現以前には、 実行完了 される請求の範囲第 1 項記載の情報処理シ ス テ ム 。
    5. 前記第 1 の命令および前記第 2 の ^令か ら る対の ^令が複数対ある場合、 各該対毎に識別 コ ー ド番号 （ I D I D 2 ：) を付して、 該複数対相互間 の区別をつける よ う に した請求の範囲第 4 項記載の 情報処理シ ス テ ム 。
    6. 前記複数の演算器は、 ス カ ラ演算用の命令群 を受取るスカ ラ 演算器 と、 ベク ト ル演算用の 令群 を受取るべク ト ル演算器を含むこ と を特徵 とする請 求の範囲第 1 項ま たは第 2 項記載の情報処理シ ステ ム
    7. 前記べク ト ル演算器は同期化制鞭回路 と共慟 してな 、 該同期化制御回路は前記命令制御器か ら 与え られる 前記同期化命令 ( WAIT：) を検出する ゥ - ト 命令検出回路 と、 ぺク ト ル演算用の前記先行の 命令群が全て実行終了 したこ と を検出する命令終了 検出回路と を含んで ])、 該ゥ - ィ ト 命令検出回路 が該同期化命令 （WAI T ) を検出 した と き は、 前記命 令終了検出回路が、 前記先行の命令群が全て実行終 了 した こ と を検出するま で、 前記命令制御器に対し 引続 く べク ト ル演算用の命令群を 前記べク ト ル演算 器に対して送出すべき でないこ と を表示する べク ト ル演算命令送出禁止信号を送出する請求の範囲第 6 項記载の情報処理シ ス テ ム
    类似技术:
    公开号 | 公开日 | 专利标题
    US9015354B2|2015-04-21|Efficient complex multiplication and fast fourier transform | implementation on the ManArray architecture
    CN104067282B|2017-08-22|状态机晶格中的计数器操作
    TWI465945B|2014-12-21|用於型樣辨識處理器中降低電力消耗之方法及裝置
    Dongarra et al.1984|Implementing linear algebra algorithms for dense matrices on a vector pipeline machine
    JP4990244B2|2012-08-01|インターネット処理加速システムおよびデータを処理するための方法
    US4903196A|1990-02-20|Method and apparatus for guaranteeing the logical integrity of data in the general purpose registers of a complex multi-execution unit uniprocessor
    Bernstein1966|Analysis of programs for parallel processing
    EP0237013B1|1993-02-10|Adaptive instruction processing by array processor having processor identification and data dependent status registers in each processing element
    US7853937B2|2010-12-14|Object-oriented, parallel language, method of programming and multi-processor computer
    US5278973A|1994-01-11|Dual operating system computer
    EP0279854B1|1993-10-20|Binary tree parallel processor
    EP0080891B1|1987-09-23|Direct memory access logic system for a data transfer network
    US5822608A|1998-10-13|Associative parallel processing system
    EP0053457B1|1985-04-03|Data processing apparatus
    US4524416A|1985-06-18|Stack mechanism with the ability to dynamically alter the size of a stack in a data processing system
    Watson et al.1979|A prototype data flow computer with token labelling
    US5226171A|1993-07-06|Parallel vector processing system for individual and broadcast distribution of operands and control information
    US4228497A|1980-10-14|Template micromemory structure for a pipelined microprogrammable data processing system
    US4752873A|1988-06-21|Data processor having a plurality of operating units, logical registers, and physical registers for parallel instructions execution
    US8225076B1|2012-07-17|Scoreboard having size indicators for tracking sequential destination register usage in a multi-threaded processor
    US4807115A|1989-02-21|Instruction issuing mechanism for processors with multiple functional units
    US4101960A|1978-07-18|Scientific processor
    US5659722A|1997-08-19|Multiple condition code branching system in a multi-processor environment
    US5165023A|1992-11-17|Parallel processing system with processor array and network communications system for transmitting messages of variable length
    EP0075593B1|1989-06-21|A bit slice microprogrammable processor for signal processing applications
    同族专利:
    公开号 | 公开日
    JPS5696367A|1981-08-04|
    JPS6043535B2|1985-09-28|
    EP0042442A1|1981-12-30|
    EP0042442B1|1987-03-04|
    AU528849B2|1983-05-12|
    AU6645081A|1981-07-22|
    EP0042442A4|1982-07-30|
    US5499350A|1996-03-12|
    DE3071919D1|1987-04-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS505542B1|1968-07-09|1975-03-05|||US4617625A|1981-12-28|1986-10-14|Hitachi, Ltd.|Vector processor|US3560934A|1969-06-10|1971-02-02|Ibm|Arrangement for effecting vector mode operation in multiprocessing systems|
    US4107773A|1974-05-13|1978-08-15|Texas Instruments Incorporated|Advanced array transform processor with fixed/floating point formats|
    US4128880A|1976-06-30|1978-12-05|Cray Research, Inc.|Computer vector register processing|
    US4149243A|1977-10-20|1979-04-10|International Business Machines Corporation|Distributed control architecture with post and wait logic|
    US4365292A|1979-11-26|1982-12-21|Burroughs Corporation|Array processor architecture connection network|
    JPS6043535B2|1979-12-29|1985-09-28|Fujitsu Ltd||JPS6043535B2|1979-12-29|1985-09-28|Fujitsu Ltd||
    US4541046A|1981-03-25|1985-09-10|Hitachi, Ltd.|Data processing system including scalar data processor and vector data processor|
    JPS6363945B2|1982-02-03|1988-12-09|||
    DE3379690D1|1982-09-03|1989-05-24|Hitachi Ltd|Data processing system|
    JPS6224366A|1985-07-03|1987-02-02|Hitachi Comput Eng Corp Ltd|Vector processor|
    JP2610821B2|1986-01-08|1997-05-14|株式会社日立製作所|マルチプロセツサシステム|
    JPS62197819A|1986-02-25|1987-09-01|Nec Corp|Data transfer control system|
    JPS62197818A|1986-02-25|1987-09-01|Nec Corp|Data transfer control system|
    DE3750055T2|1986-06-12|1995-01-05|Ibm|Ablauffolgesteuerung und zugehörige Methode in einer Befehlsverarbeitungseinheit, um diese Einheit in einen Freigabe-, Ausführungs-, Halte- oder Auflösezustand zu versetzen.|
    JPS62203852U|1986-06-19|1987-12-26|||
    JPH06103494B2|1986-11-18|1994-12-14|日立コンピュータエンジニアリング株式会社|ベクトル処理装置の制御方式|
    DE3878513T2|1987-03-20|1993-09-16|Digital Equipment Corp|Vorrichtung und verfahren zur synchronisation von arithmetischen exceptionen in parallelen pipeline-ausfuehrungseinheiten.|
    JP3137117B2|1987-03-27|2001-02-19|セイコーインスツルメンツ株式会社|高速処理計算機|
    JPH01310445A|1988-06-08|1989-12-14|Nippon Telegr & Teleph Corp <Ntt>|Parallel arithmetic processor|
    EP0353819B1|1988-08-02|1997-04-09|Philips Electronics N.V.|Method and apparatus for synchronizing parallel processors using a fuzzy barrier|
    JP2810068B2|1988-11-11|1998-10-15|株式会社日立製作所|プロセッサシステム、コンピュータシステム及び命令処理方法|
    US5075840A|1989-01-13|1991-12-24|International Business Machines Corporation|Tightly coupled multiprocessor instruction synchronization|
    JP2677414B2|1989-05-15|1997-11-17|富士通株式会社|命令実行のシリアライズ制御方式|
    JPH0314025A|1989-06-13|1991-01-22|Nec Corp|Instruction execution control system|
    US5127092A|1989-06-15|1992-06-30|North American Philips Corp.|Apparatus and method for collective branching in a multiple instruction stream multiprocessor where any of the parallel processors is scheduled to evaluate the branching condition|
    DE69032812T2|1989-07-07|1999-04-29|Hitachi Ltd|Vorrichtung und Verfahren zur parallelen Verarbeitung|
    DE69132733T2|1990-03-19|2002-05-29|Fujitsu Ltd|Unterbrechungsverarbeitungssystem|
    JPH06168263A|1992-11-30|1994-06-14|Fujitsu Ltd|ベクトル処理装置|
    JPH096614A|1995-06-21|1997-01-10|Sanyo Electric Co Ltd|データ処理装置|
    JPH0969047A|1995-09-01|1997-03-11|Sony Corp|Ｒｉｓｃ型マイクロプロセッサおよび情報処理装置|
    US5964863A|1996-04-15|1999-10-12|Motorola, Inc.|Method and apparatus for providing pipe fullness information external to a data processing system|
    US6401194B1|1997-01-28|2002-06-04|Samsung Electronics Co., Ltd.|Execution unit for processing a data stream independently and in parallel|
    JPH11134197A|1997-10-29|1999-05-21|Fujitsu Ltd|Ｖｌｉｗ方式計算機用のコンパイル装置及び方法並びにコンパイル実行プログラムを格納した記録媒体|
    US6099585A|1998-05-08|2000-08-08|Advanced Micro Devices, Inc.|System and method for streamlined execution of instructions|
    US6470442B1|1999-07-30|2002-10-22|International Business Machines Corporation|Processor assigning data to hardware partition based on selectable hash of data address|
    US6823471B1|1999-07-30|2004-11-23|International Business Machines Corporation|Method for providing high availability within a data processing system via a reconfigurable hashed storage subsystem|
    US6658556B1|1999-07-30|2003-12-02|International Business Machines Corporation|Hashing a target address for a memory access instruction in order to determine prior to execution which particular load/store unit processes the instruction|
    US6516404B1|1999-07-30|2003-02-04|International Business Machines Corporation|Data processing system having hashed architected processor facilities|
    US6598118B1|1999-07-30|2003-07-22|International Business Machines Corporation|Data processing system with HSA |
    US6446165B1|1999-07-30|2002-09-03|International Business Machines Corporation|Address dependent caching behavior within a data processing system having HSA |
    US6449691B1|1999-07-30|2002-09-10|International Business Machines Corporation|Asymmetrical cache properties within a hashed storage subsystem|
    US6564298B2|2000-12-22|2003-05-13|Intel Corporation|Front end system having multiple decoding modes|
    US7594095B1|2005-11-29|2009-09-22|Nvidia Corporation|Multithreaded SIMD parallel processor with launching of groups of threads|
    US7447873B1|2005-11-29|2008-11-04|Nvidia Corporation|Multithreaded SIMD parallel processor with loading of groups of threads|
    US8181001B2|2008-09-24|2012-05-15|Apple Inc.|Conditional data-dependency resolution in vector processors|
    US8176299B2|2008-09-24|2012-05-08|Apple Inc.|Generating stop indicators based on conditional data dependency in vector processors|
    SE536462C2|2011-10-18|2013-11-26|Mediatek Sweden Ab|Digital signalprocessor och basbandskommunikationsanordning|
    SE535856C2|2011-10-18|2013-01-15|Mediatek Sweden Ab|Digital signalprocessor och basbandskommunikationsanordning|
    GB2495959A|2011-10-26|2013-05-01|Imagination Tech Ltd|Multi-threaded memory access processor|
    US20130297877A1|2012-05-02|2013-11-07|Jack B. Dennis|Managing buffer memory|
    US9626732B2|2013-10-10|2017-04-18|Intel Corporation|Supporting atomic operations as post-synchronization operations in graphics processing architectures|
    US9715386B2|2014-09-29|2017-07-25|Apple Inc.|Conditional stop instruction with accurate dependency detection|
    法律状态:
    1981-07-09| AK| Designated states|Designated state(s): AU US |
    1981-07-09| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    1981-08-21| WWE| Wipo information: entry into national phase|Ref document number: 1981900086 Country of ref document: EP |
    1981-12-30| WWP| Wipo information: published in national office|Ref document number: 1981900086 Country of ref document: EP |
    1987-03-04| WWG| Wipo information: grant in national office|Ref document number: 1981900086 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP79/170803||1979-12-29||
    JP54170803A|JPS6043535B2|1979-12-29|1979-12-29||
    US08/469,769|US5499350A|1979-12-29|1995-06-06|Vector data processing system with instruction synchronization|DE8181900086T| DE3071919D1|1979-12-29|1980-12-27|Information processing system|
    AU66450/81A| AU528849B2|1979-12-29|1980-12-27|Information processing system|
    US08/469,769| US5499350A|1979-12-29|1995-06-06|Vector data processing system with instruction synchronization|
    [返回顶部]